Página Principal Explorar Ajuda
Registe-se Iniciar Sessão
akucxy
/
binutils-gdb
1
0
Fork 0
Ficheiros Problemas 0 Pull Requests 0 Wiki
Ramo: master
Ramos Etiquetas
binutils-gdb
/
sim
/
testsuite
/
frv
/
fcbullr.cgs

fcbullr.cgs 4.0 KB
Link permanente Histórico Em bruto

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270 
  1. # frv testcase for fcbullr $FCCi,$ccond,$hint
    2. 

  2. # mach: all
    3. 

  3. 

  4. 	.include "testutils.inc"
    5. 

  5. 

  6. 	start
    7. 

  7. 

  8. 	.global fcbullr
    9. 

  9. fcbullr:
    10. 

  10. 	; ccond is true
    11. 

  11. 	set_spr_immed	128,lcr
    12. 

  12. 	set_spr_addr	bad,lr
    13. 

  13. 	set_fcc		0x0 0
    14. 

  14. 	fcbullr		fcc0,0,0
    15. 

  15. 

  16. 	set_spr_addr	ok2,lr
    17. 

  17. 	set_fcc		0x1 1
    18. 

  18. 	fcbullr		fcc1,0,1
    19. 

  19. 	fail
    20. 

  20. ok2:
    21. 

  21. 	set_spr_addr	bad,lr
    22. 

  22. 	set_fcc		0x2 2
    23. 

  23. 	fcbullr		fcc2,0,2
    24. 

  24. 

  25. 	set_spr_addr	ok4,lr
    26. 

  26. 	set_fcc		0x3 3
    27. 

  27. 	fcbullr		fcc3,0,3
    28. 

  28. 	fail
    29. 

  29. ok4:
    30. 

  30. 	set_spr_addr	ok5,lr
    31. 

  31. 	set_fcc		0x4 0
    32. 

  32. 	fcbullr		fcc0,0,0
    33. 

  33. 	fail
    34. 

  34. ok5:
    35. 

  35. 	set_spr_addr	ok6,lr
    36. 

  36. 	set_fcc		0x5 1
    37. 

  37. 	fcbullr		fcc1,0,1
    38. 

  38. 	fail
    39. 

  39. ok6:
    40. 

  40. 	set_spr_addr	ok7,lr
    41. 

  41. 	set_fcc		0x6 2
    42. 

  42. 	fcbullr		fcc2,0,2
    43. 

  43. 	fail
    44. 

  44. ok7:
    45. 

  45. 	set_spr_addr	ok8,lr
    46. 

  46. 	set_fcc		0x7 3
    47. 

  47. 	fcbullr		fcc3,0,3
    48. 

  48. 	fail
    49. 

  49. ok8:
    50. 

  50. 	set_spr_addr	bad,lr
    51. 

  51. 	set_fcc		0x8 0
    52. 

  52. 	fcbullr		fcc0,0,0
    53. 

  53. 

  54. 	set_spr_addr	oka,lr
    55. 

  55. 	set_fcc		0x9 1
    56. 

  56. 	fcbullr		fcc1,0,1
    57. 

  57. 	fail
    58. 

  58. oka:
    59. 

  59. 	set_spr_addr	bad,lr
    60. 

  60. 	set_fcc		0xa 2
    61. 

  61. 	fcbullr		fcc2,0,2
    62. 

  62. 

  63. 	set_spr_addr	okc,lr
    64. 

  64. 	set_fcc		0xb 3
    65. 

  65. 	fcbullr		fcc3,0,3
    66. 

  66. 	fail
    67. 

  67. okc:
    68. 

  68. 	set_spr_addr	okd,lr
    69. 

  69. 	set_fcc		0xc 0
    70. 

  70. 	fcbullr		fcc0,0,0
    71. 

  71. 	fail
    72. 

  72. okd:
    73. 

  73. 	set_spr_addr	oke,lr
    74. 

  74. 	set_fcc		0xd 1
    75. 

  75. 	fcbullr		fcc1,0,1
    76. 

  76. 	fail
    77. 

  77. oke:
    78. 

  78. 	set_spr_addr	okf,lr
    79. 

  79. 	set_fcc		0xe 2
    80. 

  80. 	fcbullr		fcc2,0,2
    81. 

  81. 	fail
    82. 

  82. okf:
    83. 

  83. 	set_spr_addr	okg,lr
    84. 

  84. 	set_fcc		0xf 3
    85. 

  85. 	fcbullr		fcc3,0,3
    86. 

  86. 	fail
    87. 

  87. okg:
    88. 

  88. 

  89. 	; ccond is true
    90. 

  90. 	set_spr_immed	1,lcr
    91. 

  91. 	set_spr_addr	bad,lr
    92. 

  92. 	set_fcc		0x0 0
    93. 

  93. 	fcbullr		fcc0,1,0
    94. 

  94. 

  95. 	set_spr_immed	1,lcr
    96. 

  96. 	set_spr_addr	oki,lr
    97. 

  97. 	set_fcc		0x1 1
    98. 

  98. 	fcbullr		fcc1,1,1
    99. 

  99. 	fail
    100. 

  100. oki:
    101. 

  101. 	set_spr_immed	1,lcr
    102. 

  102. 	set_spr_addr	bad,lr
    103. 

  103. 	set_fcc		0x2 2
    104. 

  104. 	fcbullr		fcc2,1,2
    105. 

  105. 

  106. 	set_spr_immed	1,lcr
    107. 

  107. 	set_spr_addr	okk,lr
    108. 

  108. 	set_fcc		0x3 3
    109. 

  109. 	fcbullr		fcc3,1,3
    110. 

  110. 	fail
    111. 

  111. okk:
    112. 

  112. 	set_spr_immed	1,lcr
    113. 

  113. 	set_spr_addr	okl,lr
    114. 

  114. 	set_fcc		0x4 0
    115. 

  115. 	fcbullr		fcc0,1,0
    116. 

  116. 	fail
    117. 

  117. okl:
    118. 

  118. 	set_spr_immed	1,lcr
    119. 

  119. 	set_spr_addr	okm,lr
    120. 

  120. 	set_fcc		0x5 1
    121. 

  121. 	fcbullr		fcc1,1,1
    122. 

  122. 	fail
    123. 

  123. okm:
    124. 

  124. 	set_spr_immed	1,lcr
    125. 

  125. 	set_spr_addr	okn,lr
    126. 

  126. 	set_fcc		0x6 2
    127. 

  127. 	fcbullr		fcc2,1,2
    128. 

  128. 	fail
    129. 

  129. okn:
    130. 

  130. 	set_spr_immed	1,lcr
    131. 

  131. 	set_spr_addr	oko,lr
    132. 

  132. 	set_fcc		0x7 3
    133. 

  133. 	fcbullr		fcc3,1,3
    134. 

  134. 	fail
    135. 

  135. oko:
    136. 

  136. 	set_spr_immed	1,lcr
    137. 

  137. 	set_spr_addr	bad,lr
    138. 

  138. 	set_fcc		0x8 0
    139. 

  139. 	fcbullr		fcc0,1,0
    140. 

  140. 

  141. 	set_spr_immed	1,lcr
    142. 

  142. 	set_spr_addr	okq,lr
    143. 

  143. 	set_fcc		0x9 1
    144. 

  144. 	fcbullr		fcc1,1,1
    145. 

  145. 	fail
    146. 

  146. okq:
    147. 

  147. 	set_spr_immed	1,lcr
    148. 

  148. 	set_spr_addr	bad,lr
    149. 

  149. 	set_fcc		0xa 2
    150. 

  150. 	fcbullr		fcc2,1,2
    151. 

  151. 

  152. 	set_spr_immed	1,lcr
    153. 

  153. 	set_spr_addr	oks,lr
    154. 

  154. 	set_fcc		0xb 3
    155. 

  155. 	fcbullr		fcc3,1,3
    156. 

  156. 	fail
    157. 

  157. oks:
    158. 

  158. 	set_spr_immed	1,lcr
    159. 

  159. 	set_spr_addr	okt,lr
    160. 

  160. 	set_fcc		0xc 0
    161. 

  161. 	fcbullr		fcc0,1,0
    162. 

  162. 	fail
    163. 

  163. okt:
    164. 

  164. 	set_spr_immed	1,lcr
    165. 

  165. 	set_spr_addr	oku,lr
    166. 

  166. 	set_fcc		0xd 1
    167. 

  167. 	fcbullr		fcc1,1,1
    168. 

  168. 	fail
    169. 

  169. oku:
    170. 

  170. 	set_spr_immed	1,lcr
    171. 

  171. 	set_spr_addr	okv,lr
    172. 

  172. 	set_fcc		0xe 2
    173. 

  173. 	fcbullr		fcc2,1,2
    174. 

  174. 	fail
    175. 

  175. okv:
    176. 

  176. 	set_spr_immed	1,lcr
    177. 

  177. 	set_spr_addr	okw,lr
    178. 

  178. 	set_fcc		0xf 3
    179. 

  179. 	fcbullr		fcc3,1,3
    180. 

  180. 	fail
    181. 

  181. okw:
    182. 

  182. 	; ccond is false
    183. 

  183. 	set_spr_immed	128,lcr
    184. 

  184. 

  185. 	set_fcc		0x0 0
    186. 

  186. 	fcbullr	fcc0,1,0
    187. 

  187. 	set_fcc		0x1 1
    188. 

  188. 	fcbullr	fcc1,1,1
    189. 

  189. 	set_fcc		0x2 2
    190. 

  190. 	fcbullr	fcc2,1,2
    191. 

  191. 	set_fcc		0x3 3
    192. 

  192. 	fcbullr	fcc3,1,3
    193. 

  193. 	set_fcc		0x4 0
    194. 

  194. 	fcbullr	fcc0,1,0
    195. 

  195. 	set_fcc		0x5 1
    196. 

  196. 	fcbullr	fcc1,1,1
    197. 

  197. 	set_fcc		0x6 2
    198. 

  198. 	fcbullr	fcc2,1,2
    199. 

  199. 	set_fcc		0x7 3
    200. 

  200. 	fcbullr	fcc3,1,3
    201. 

  201. 	set_fcc		0x8 0
    202. 

  202. 	fcbullr	fcc0,1,0
    203. 

  203. 	set_fcc		0x9 1
    204. 

  204. 	fcbullr	fcc1,1,1
    205. 

  205. 	set_fcc		0xa 2
    206. 

  206. 	fcbullr	fcc2,1,2
    207. 

  207. 	set_fcc		0xb 3
    208. 

  208. 	fcbullr	fcc3,1,3
    209. 

  209. 	set_fcc		0xc 0
    210. 

  210. 	fcbullr	fcc0,1,0
    211. 

  211. 	set_fcc		0xd 1
    212. 

  212. 	fcbullr	fcc1,1,1
    213. 

  213. 	set_fcc		0xe 2
    214. 

  214. 	fcbullr	fcc2,1,2
    215. 

  215. 	set_fcc		0xf 3
    216. 

  216. 	fcbullr	fcc3,1,3
    217. 

  217. 

  218. 	; ccond is false
    219. 

  219. 	set_spr_immed	1,lcr
    220. 

  220. 	set_fcc		0x0 0
    221. 

  221. 	fcbullr	fcc0,0,0
    222. 

  222. 	set_spr_immed	1,lcr
    223. 

  223. 	set_fcc		0x1 1
    224. 

  224. 	fcbullr	fcc1,0,1
    225. 

  225. 	set_spr_immed	1,lcr
    226. 

  226. 	set_fcc		0x2 2
    227. 

  227. 	fcbullr	fcc2,0,2
    228. 

  228. 	set_spr_immed	1,lcr
    229. 

  229. 	set_fcc		0x3 3
    230. 

  230. 	fcbullr	fcc3,0,3
    231. 

  231. 	set_spr_immed	1,lcr
    232. 

  232. 	set_fcc		0x4 0
    233. 

  233. 	fcbullr	fcc0,0,0
    234. 

  234. 	set_spr_immed	1,lcr
    235. 

  235. 	set_fcc		0x5 1
    236. 

  236. 	fcbullr	fcc1,0,1
    237. 

  237. 	set_spr_immed	1,lcr
    238. 

  238. 	set_fcc		0x6 2
    239. 

  239. 	fcbullr	fcc2,0,2
    240. 

  240. 	set_spr_immed	1,lcr
    241. 

  241. 	set_fcc		0x7 3
    242. 

  242. 	fcbullr	fcc3,0,3
    243. 

  243. 	set_spr_immed	1,lcr
    244. 

  244. 	set_fcc		0x8 0
    245. 

  245. 	fcbullr	fcc0,0,0
    246. 

  246. 	set_spr_immed	1,lcr
    247. 

  247. 	set_fcc		0x9 1
    248. 

  248. 	fcbullr	fcc1,0,1
    249. 

  249. 	set_spr_immed	1,lcr
    250. 

  250. 	set_fcc		0xa 2
    251. 

  251. 	fcbullr	fcc2,0,2
    252. 

  252. 	set_spr_immed	1,lcr
    253. 

  253. 	set_fcc		0xb 3
    254. 

  254. 	fcbullr	fcc3,0,3
    255. 

  255. 	set_spr_immed	1,lcr
    256. 

  256. 	set_fcc		0xc 0
    257. 

  257. 	fcbullr	fcc0,0,0
    258. 

  258. 	set_spr_immed	1,lcr
    259. 

  259. 	set_fcc		0xd 1
    260. 

  260. 	fcbullr	fcc1,0,1
    261. 

  261. 	set_spr_immed	1,lcr
    262. 

  262. 	set_fcc		0xe 2
    263. 

  263. 	fcbullr	fcc2,0,2
    264. 

  264. 	set_spr_immed	1,lcr
    265. 

  265. 	set_fcc		0xf 3
    266. 

  266. 	fcbullr	fcc3,0,3
    267. 

  267. 

  268. 	pass
    269. 

  269. bad:
    270. 

  270. 	fail
    271.